Le piattaforme ASIC RFCMOS di Toshiba

La divisione ASIC & Foundry di Toshiba Electronics Europe ha annunciato una nuova generazione di tecnologie e servizi per velocizzare lo sviluppo e ridurre i costi dei circuiti integrati a radiofrequenza di tipo System-on-Chip (SoC). Queste tecnologie consentono di avere chip più affidabili rispetto alle tradizionali alternative System-in-Package (SiP) mentre un modello di flusso ‘ibrido’ ASIC / COT (Customer Own Tooling) riduce significativamente i rischi di sviluppo.

 

Le più recenti tecnologie RF-CMOS di Toshiba e i relativi servizi supportano l'integrazione di funzioni a radiofrequenza (RF), analogiche e digitali complesse, in banda base e di elaborazione, il tutto su un singolo chip. Sono quindi la soluzione ideale per costruttori fabless di chip che cercano di fornire soluzioni avanzate per comunicazioni a corto raggio (Near Field Communications, NFC), reti geografiche (Wide Area Network, WAN), trasmissioni digitali broadcast, telemetria e molte altre applicazioni di comunicazione wireless.

Disponibile con i processi a 130 nm, 90 nm, 65 nm e 40 nm, la tecnologia RF di Toshiba combina i maturi processi di base in tecnologia CMOS con un kit completo per la progettazione dei processi (Process Design Kit, PDK) a radiofrequenza. I processi a 130 nm, 90 nm e 65 nm sono caratterizzati da elevati valori nominali di f_t, rispettivamente da 90 GHz, 140 GHz e 180 GHz. Il modulo a RF consente l'integrazione su chip di elementi passivi come condensatori MIM, varactor a giunzione e a MOSFET (a N-well profondo, a terminazione singola e differenziali), induttori a mezza spira differenziali o simmetrici e poli-resistori mid-range a coefficiente termico nullo. Sono anche disponibili condensatori a giunzione e dispositivi parassiti come transistor NPN.

Per velocizzare lo sviluppo di SoC a RF, i clienti possono scegliere di utilizzare il modello 'ibrido' ASIC / COT di Toshiba. In questo modello, il flusso viene diviso in due: una parte per il processore digitale in banda base e l'altra per gli elementi analogici e a radiofrequenza. Per questi ultimi, il cliente realizza la GDSII basata sull'RF-PDK, mentre Toshiba si occupa di garantire buoni risultati in fase di produzione e di collaudo. Il cliente sfrutta la sua competenza nella progettazione fisica degli elementi a valore aggiunto della macrocella, mentre Toshiba fornisce attivamente il proprio feedback in termini di considerazioni relative al layout da adottare sulla base del processo utilizzato. Quando il layout della macrocella è fissato, vengono seguite tutte le norme relative alla fabbricabilità e alla garanzia di rendimento, il che previene la necessità di effettuare cicli di riprogettazione dei prodotti. 

Per la parte digitale del chip, è accettabile una netlist di livello RT o a livello di gate, mentre la GDSII per la porzione digitale viene realizzata da Toshiba, in un normale flusso ASIC. Le classiche librerie ASIC, i modelli SPICE DFM/DFY e gli elementi parassiti del contenitore sono parte dell'ambiente di sviluppo. In aggiunta, sono anche disponibili blocchi funzionali di proprietà intellettuale di comprovata funzionalità, come interfacce di connessione (HDMI, Generic SerDes, PCI-Express, SATA, USB), convertitori A/D e D/A, dispositivi PLL, memorie SRAM e ROM, dispositivi di I/O, e sistemi di prevenzione delle scariche elettrostatiche e dei latch-up da integrare nella banda base digitale. Vengono forniti servizi a valore aggiunto di “place and route” che prendono in considerazione aspetti DFM/DFY. 

Infine, i blocchi analogici o a RF progettati dal cliente vengono integrati nel layout di più alto livello.  Quando il layout del SoC è completo, il cliente approva il progetto definitivo sulla base dei rapporti di verifica disponibili.