A conferma di una leadership tecnologica che continua nel tempo, Altera Corporation (NASDAQ:ALTR) ha annunciato alcune importanti innovazioni che saranno integrate negli FPGA in geometria da 28 nm di prossima introduzione.
Le novità di maggior rilievo sono rappresentate dagli Embedded HardCopyÒ Blocks, da un’avanzata metodologia per la riconfigurazione parziale e dai transceiver integrati operanti a 28 Gbps. Grazie a queste innovazioni sarà possibile incrementare in maniera sensibile la densità e le prestazioni in termini di I/O degli FPGA Altera di prossima generazione che potranno proporsi come un’alternativa sempre più valida rispetto ad ASIC e ASSP.
La rapida diffusione di applicazioni che fanno un uso intensivo di un’ampiezza di banda in costante aumento come ad esempio video ad alta definizione (HD), cloud computing, memorizzazione di dati online e video mobile si è trasformata in una complessa sfida sia per gli sviluppatori di infrastrutture sia per quelli che si occupano della realizzazione di apparecchiature destinate all’utente finale. Il problema principale da affrontare è la necessità di incrementare in tempi rapidi l’ampiezza di banda del sistema a fronte di vincoli sempre più severi in termini di consumi e costi. Le innovazioni messe a punto da Altera rappresentano la risposta a tali richieste.
I nuovi Embedded HardCopy Block sono blocchi di proprietà intellettuale (IP) hard che sfruttano al meglio le potenzialità degli ASIC HardCopy di Altera. Essi vengono impiegati per “fissare” funzioni standard o che sfruttano la logica in maniera intensiva come ad esempio protocolli di interfaccia, funzionalità specifiche per una data applicazione o IP custom. Questi blocchi garantiscono time-to-market più ridotti, oltre a sensibili diminuzioni in termini di costi e consumi. Grazie a questa innovazione le società potranno generare in tempi più rapidi differenti versioni di un prodotto e soddisfare le esigenze di segmenti di mercato specifici.
La riconfigurazione parziale, come dice il nome stesso, consente ai progettisti di riconfigurare parti di un FPGA mentre altre sezioni restano in funzione. Si tratta di un fattore di estrema importanza in tutti quei sistemi dove l’uptime (ovvero il tempo in cui un apparato è ininterrottamente accesso e funzionante correttamente) è un elemento critico poiché consente ai progettisti di effettuare aggiornamenti o apportare modifiche senza interrompere il servizio. La riconfigurazione parziale, oltre ad avere effetti favorevoli su costi e consumi, permette di migliorare la densità logica effettiva eliminando la necessità di integrare nell’FPGA funzioni che non operano contemporaneamente. Queste funzioni possono invece essere immagazzinate in una memoria esterna e caricate al momento opportuno. In questo modo è possibile ridurre le dimensioni dell’FPGA, consentendo di implementare più applicazioni su un singolo dispositivo programmabile, con conseguenti riduzioni sia degli ingombri sulla scheda sia dei consumi.
Finora le soluzioni per la riconfigurazione parziale richiedeva una conoscenza approfondita dei complessi dettagli architetturali dell’FPGA, la cui acquisizione richiedeva molto tempo. Altera ha semplificato notevolmente questo processo ponendo la riconfigurazione parziale in cima al collaudato flusso basato sulla compilazione incrementale nel proprio software di progettazione QuartusÒ II.
A conferma della propria posizione di preminenza nel settore della tecnologia dei transceiver integrati, Altera ha sviluppato transceiver operanti a 28 Gbps che saranno integrati negli FPGA a 28 nm di prossima introduzione. Grazie a questi transceiver ad alta velocità gli utenti potranno progettare gli apparati della prossima generazione, come ad esempio i sistemi a 400G su un chip singolo, senza ricorrere a costosi componenti esterni.
“Due anni fa, abbiamo introdotto i primi FPGA e ASIC HardCopy a 40 nm – ha detto John Daane, presidente, chairman e Ceo di Altera – e abbiamo continuato a rappresentare un punto di riferimento del settore con il lancio di altre importanti innovazioni come i transceiver a 11,3 Gbps. Nel momento in cui ci stiamo spostando verso il prossimo nodo della tecnologia di processo, le innovazioni che caratterizzeranno gli FPGA a 28 nm permetteranno all’industria di andare al di là dei benefici della legge di Moore per risolvere le problematiche legate all’ampiezza di banda nel rispetto dei vincoli di costo e di consumi imposti”.
Articoli divulgativi
Password dimenticata?
